DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

Image available 03248413

ACTIVE MATRIX LIQUID CRYSTAL DISPLAY

PUB. NO.:

02-223913 [JP 2223913 A]

PUBLISHED:

September 06, 1990 (19900906)

INVENTOR(s): TAKAHATA MASARU APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-043000 [JP 8943000]

FILED:

February 27, 1989 (19890227)

INTL CLASS:

[5] G02F-001/133; G02F-001/133; G02F-001/136; G09F-009/30

JOURNAL:

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS - Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

Section: P, Section No. 1134, Vol. 14, No. 530, Pg. 21,

November 21, 1990 (19901121)

ABSTRACT

PURPOSE: To accomplish the display of half tone owing to contrivance for the constitution of a circuit by discharging a display signal impressed on the electrode of a liquid crystal terminal only via the off-resistance of a TFT both when a TFT Q(sub 1) is an on-state and a TFT Q(sub 2) is in an off-state and when the TFT Q(sub 1) is in the off-state and the TFT Q(sub 2) is the on-state.

CONSTITUTION: As to the constitution of the circuit, the optional display signal VDT impressed on optional one dot is impressed on the drain of the TFT Q(sub 1) which is constituted in one dot and the source of the Q(sub 1) is connected to the drain of the TFT Q(sub 2). The source of the Q(sub 2) is connected to the electrode of the liquid crystal terminal and transfer gate TFT selection voltage VSC is impressed on the gate of the Q(sub 1), then the selection voltage VG of one line of a display part is impressed on the gate of the Q(sub 2). Therefore, sufficient effective voltage is impressed between the liquid crystal terminals even if the crossresistance generated by the superposition of the scanning electrode and the signal electrode in the display part is not so high. Thus, the normal display of an image including the display of the half tone is obtained. A large area and high definition liquid crystal display is easily formed and the cost of the display is made low.

⑩日本国特許庁(JP)

① 特許出題公開

平2-223913

@公開特許公報(A)

平成2年(1990)9月6日 ②公開 庁内整理書号 政別配号 Sint. Cl. " 8708-2H 550 575 500 G 02 F 1/133 8708-2H 7370—2H 1/136 8422-5C 338 9/30 G 09 F 審査請求 未請求 請求項の数 6 (金.7頁)

お発明の名称 アクテイプマトリクス液晶デイスプレイ

❷特 顧 平1−43000

②出 夏 平1(1989)2月27日

(D) 発明者 高 島

多 茨兹県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

勿出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

B代 選 人 弁理士 小川 勝男 外2名

1. 発明の名称

アクティブマトリクス被馬ディスプレイ

2.特許請求の報酬

- 1. アクテイブマトリクス被量デイスプレイにおいて、任意の1ドントに印加される任意の表示 位分 Vorは1ドント内に福成されるTPT (fain Film Transistor) Qu のドレインに印加され、Qu のソースはTPTQu のドレインに印加され、Qu のソースは丁PTQu のドレインに換算され、Qu のソースは製品等子電低に対 グでオン電圧 Vu(TPTのしきい質電圧 Vr 以下の電圧) 式いはオフ電圧 (Vr 以下の電圧) が印加されることを特徴とするアクテイブマトリクス被量デイスプレイ。
- 2. アクティブマトリクス被馬ディスプレイの表示部内の1ドントの構成において、表示信号 Votは少なくとも直列に2個以上接続された TPTを介して被暴端子に印象され、少なくと も1ドント内の全てのTPTは知じタイミング

でオン状態或いはオフ状態にならないことを特徴とするアクティブマトリクス被品ディスプレイ。

- 3.アクティブマトリクス被姦ディスプレイにおいて、少なくとも2ドント以上の表示信号を持つに決示部に印加し、1ドント内のTPTの特成は上記請求項1或いは2記載の構成であることを特徴とするアクティブマトリクス被基ディスプレイ。
- 4. 上記請求項1,2,3 監載のTPTは多結品 シリコンで形成することを特徴とするアクティ プマトリクス被品ディスプレイ。
- 5. 上記請求項1,2,3,4記載のデイスプレイはガラス基領上に形成することを特徴とする アクティブマトリクス被暴ディスプレイ。
- 6. 上記請求項1,2,3,4,5記載のアクテ イプマトリクス被基デイスプレイをワープロ, パソコン、カメラ,ワークステーション等に親 み込んだことを特徴とする表示システム。
- 3. 元明の評議な政明

〔重集上の村用分野〕 ・

本発明は彼島デイスプレイに係り、特にアクティブマトリクス彼島デイスプレイの中国国表示に 好遊な日路方式及び駆動方式に関する。

(使来の技術)

使来、アクテイブマトリクス被威デイスプレイ、 において、表示信号を多葉マトリクススインチ製 によって飼育し、マトリクス群ごとに表示信号を 表示部に入力する方法は何えば特質昭56-98394 号に記されている。ここで、上記使来技術を課明 するために、多葉マトリクススインチ方式を用い た場合の表示部内の1ドント内の国路構成と信号 側距前区路との構成を第2頃に示す。

第2回において、Vorは表示信号、VacとトランスファゲートTPTQ。のゲートに印放されるトランスファゲートTPT選択能圧、Celeeは信号能から見た1ラインの容量、Reress は信号能から見た1ラインの定定性と信号を振との重なりにより生じるクロス抵抗、Vo は表示部1ラインの選択電圧、Qa は1ドント内のTPT、Gees

Reverse を充分高くすることが極めて困難である。 よって、第2回の困惑構成においてQe がオン状態で且つQs がオフ状態になると、VotはReverse を経由して明時に放復してしまう。これでは被暴着子間に充分な実効性圧が印加されないため、近常な関係表示が得られない。特にO.1 V 程度の制御を必要とする中国調表示を行う場合には10⁸ Q程度の極めて英紙状のReverse が要求される。

本発明の目的はRevosa が充分高くなくても日 連載成を工夫することにより中国調表示を可能に することにある。

【課題を解決するための手段】

上記日的はアクテイブマトリクス被馬デイスプレイにおいて、任意の1ドント内に印建される任意の表示信号 Varは1ドント内に存成される
TPTQ1のドレインに印建され、Q1のソースはTPTQ2のドレインに接続され、Q1のソースは被品増子電極に接続され、Q1のゲートには異なるタイミングでオン電圧 Va(TPTのしたい個電圧 Vx 以上の電圧) 吹いはオフ電圧 (Vx

特团平2-223913(2)

は対義共通電腦に印加する直接電圧。Cacは1ドット内の資品容量を示す。又、下部にVe。Vac。 Varのタイミングチヤートを示す。急作としては、

- 1) V。 がオン電圧(TFTのしまい値電圧 VT 以上の電圧)、即ちTFTQ。 がオン状態で 且つ、 Vanがオン電圧、即ちTFTQ。 がオン状 態の時、任意の表示信号 Varは少なくてもTFTQ。 を臨由してCaise及びCacに印象される。
- 2) Va がオン電圧、即ちてPTQa がオン状態で且つ、Vacがオフ電圧(TPTのV+ 以下の電圧)、厚ちTPTQa がオフ状態の時、Caisa 及びCacに印象された表示信号 VorはReress とQa のオフ架抗(オフ状態におけるソース、ドレイン開発欲) Ragga を経由して放電される。
- 3) V mがオフ電圧、即ちTPTQa がオフ状態の時、Cacに印加された表示値号 Varは Qa のオフ抵抗 Rossaを転由して放電される。
 - 4) 以下、1)~3) を繰り返す。

[発明が解決しようとする課題]

ところで、現状プロセスでは大量症において

以下の電圧)が印触される駆動にすることにより 連載される。

(作用)

上記四路線成だと、TPTQ:がオン状態で且つTPTQ:がオフ状態の時、或いはTPTQ:がオフ状態の時ではTPTQ:がオン状態の時であるの場合も被晶箱子電腦に印加された表示信号
VptはTPTのオフ抵抗又*****(オフ状態における
ソース・ドレイン関抵抗)のみ延由して放電とカース・ドレイン関係がどとC**に印加された
Vptは比較的低低抗であるReross を延由して放電されることはない。よつて、このことに対放場合に充分な実効電圧が印加されるので中間
調表示を含む正常な関係表示が得られる。

(実施例)

以下、本発明の一実施例を第1世により説明する。

版1団は表示部1ドント内の本発明の基本回路 構成を示したものである。ここで、四路構成とし ては任意の1ドントに印加される任意の表示信号

特团平2-223913 (3)

Vorは1ドット内に得成されるTPTQ1のドレインに印加され、Q1のソースはTPTQ1のドレインに接続され、Q1のソースは被基準子電道に接続され、Q1のゲートにはトランスファゲートTPT選択電圧Vacが印加され、Q1のゲートには表示部の1ラインの選択電圧Vaが印加される構成である。

ここで、Va, Vac, Var のタイミングチヤートを第1回の下部に示している。又、第1回において、Calaseは何号級から見た1ラインの容量、及tress は信号級から見た1ラインのを変観を信号を振との重なりにより生じるクロス条約、Catは1ドツト内の被馬容量Vtos は分析共通電阻に印起する直接電圧を示す。条件としては、

- 1) Vo がオン電圧(TPTのしきい値電圧 Vr 以上の電圧)、即ちTPTQ。がオン状態で 且つ、Vacがオン電圧、即ちTPTQ。がオン状態の時、任意の表示信号VotはTPTQ。及び TPTQ。を経由してCacに存加される。
 - 2) Vo がオン電圧、即ちTFTQs がオン状

1ドット内には n + 1 個のTPTが用いられている。このうちn 値のTPT (Qsei~Qsen) のゲートにはトランスフアゲートTPT選択電圧Vsei~Vsen がおのおの印刷され、残りのTPTQsのゲートには表示部1ラインの選択電圧Vs が印加される。

又、隣接したTPTのソース。ドレイン電子は 互いに接続されており、一番左端のTPTQaci のドレインには任意の表示信号Vorが印加され、 一番右端のTPTQaのソースには液晶精子電極 が接続されている。 員、医中においてCaisoは信 号線から見た1ラインの容量、Reross は信号線 から見た1ラインの含葉電と信号電極とのまな りにより生じるクロス価値、Cacは1ドント内の 液晶容量 Veea は対抗共通電極に向加する直接電 圧を示す。

「又、∇a, Vaca~Vaca, Vot のタイミングチャートを関中の下部に示している。最作としては、

1) Vo·がオン電圧、即ちてPTQ。がオン状 量で且つ、 Vaca~ Vaca全てがオン電圧、即ち だと、Vacがオフ電圧(TPTのVI以下の電圧)、即ちTPTQ」がオフ状態の時、Cickの知された表示信号VorはQiのオフ抵抗Rossial(オフ状態におけるソース。ドレイン関抵抗)のみ傾由して放電される。

- 3) Vo がオフ電圧、即ちTPTQs がオフ状 鹿の時、Cssに印加された表示信号Vorは少なく ともQs のオフ括抗Ressisを延由して放電される。
 - 4) 以下、1)~3) を繰り返す。

上記日路線成だと、いかなる動作状態においてもCacに印加されたVortは比較的高低抗である
TFTのオフ抵抗を経由して放電される。首い美えればCacに印加されたVortはどのような動作条件においても比較的低低抗であるRicrosal を採由して放電されることはない。よつて、上記日時保成にすることにより被最増予防に充分な実効電圧が印置されるので中間調発示を含む正常な画像表示が得られる。

第3回は表示部1ドット内の本発明の一回路構 減を示したものである。ほに示しているように、

TPTQsci~Qscs全てがオン状態の時、任意の 表示信号VotはTPTQsci~Qscs, Qs を経由 してCscに印加される。

- 2) Va がオン電圧、即ちてドTQs がオン状態で且つ、VAC1~VECBの一部がオフ球圧、即ちてドTQact~Qscaの一部がオフ状態の時、Cacに印象された表示哲号 VDTはQac1~Qscaの中のオフ状態になったTFTのオフ括抗を経由して放電される。
- 3) Va がオン電圧、即ち下ドT Qs がオン状態で且つ、Vscs~Vscsの全てがオフ電圧、即ちT·F T Qscs~Qscsのすべてがオフ状態の時。... Cscに印卸された表示信号 Votは Qscs~Qscsの

金でのオフ製鉄で Rossaを組合して放電される

- 4) Va がオフ電圧、弾ちTPTQs がオフ状態の弾、Cscに印象された表示哲学Vorは少なくともQs のオフ新教Rozzsを経由して放電される。
 - 5) 以下、1)~4) を繰り出す。

上記目路構成だと、いかなる動作状態において

持聞年2-223913(4)

もCasに印象されたVotは比較的変数数である TPTのオフ塩菓を緑色して放電される。昔い美 えればCacに印置されたVoyはどのような動作系 件においても比較的監禁銃であるReress を延白 して放電されることはない。よつて、上記日路橋 成にすることにより被品格子間に充分な実効電圧 が印加されるので中間調表示を合む正常な資金表 示が得られる.

節も民は表示部1ドツト内の本発明の一旦路線 戌を示したものである。因に示しているように、 1ドツト内にはコナ1何のTPTが用いられてい る。このうちゅ何のTPT (Qset~Qset) のゲ ートにはトランスファゲートTPT選択電圧Vac が印加され、売りのTPTQs のゲートには表示 部1ラインの選択電圧Vo が印加される。又、第 接したTPTのソース。ドレイン幾子は広いに接 終されており、一番左角のTPTQacs ウドレイ ンには任意の表示信号Vetが印象され、一番右籍 のTFTQ」のソースに社被品端子電腦が接続さ れている。質、図中においてCalaoは信き集から

4)以下、1)~4) 七輪り至す。

上包包英模成だと、いかなる動作状態において もCacに印加されたVorは比較的高低抗である TPTのオフ部抗を征由して放電される。言い義 えればCacに印施されたVorはどのような操作系 件においても比較的低架状である又cross を疑由 して放電されることない。よつて、上記回路構成 にすることにより被基準子間に充分な実効電圧が 印制されるので中国国表示を含む正常な資金表示

第5-1回は本港喷をN×以本の白星表示VDT に連用した場合の一実施例である。ここで表示値 号 Votは 8ドツト分間時に入力している(多慮マ トリクススイツチ方式). 西中においてVロマヒ~ Veta は表示信号、Vol∼Volは表示部1ライン の選択電圧、Vaca~Vacaはトランスファゲート 丁P丁選択電圧である.

第5~2篇は第5~1間に示したVol~Velの タイミングテヤートである。医中において エァ は フレーム男政策を示し、1/ミッ は一直賞を構成

見た1ラインの容量、Revess は信号集から見た 1 ラインの定安電極と信号電極との重なりにより 生じるクロス抵抗、Catは1ドツト内の放品容量 ▽ε・・は対抗共通電極に印加する磁温電圧を示す。

又、Vc. Vac. Vot のタイミングチャートを 関中の下部に示している。動作としては、

- 1) Vo がオン電圧、即ちTPTQs がオン状 舞で且つ、Vacボオン電圧、即ちTFTQati~ Qsca 全でがオン状態の時、任常の表示哲号 VpT はQsei~Qses,Qs を疑由してCseに印加され
- 2) Va がオン電圧、即ちTPTQsがオン状態 で且つ、Vacがオフ電圧、即ちTFTQacs~Qses ·金てがオフ状態の時、Cscに印象された表示信号 経由して放電される。
- 3) ∀e がオフ電圧、車ちTFTQs がオフ状 単の時、Cacに印架された表示哲号 Vorは少なく ともQ。のオフ部教Rosssを私由して放電される。

する時間を示す。角作としてはVoi~Voiは1/ tr 砂の間に走去ラインN本を順次選択していく。 第5~3回は第5~1回に示した♥set~♥ses。 Voti~Votiのタイミングテヤートである。図中 において1ノ(ℓr·N)は一つの急変ラインが選択 されている時間であり、3/(fr·N·M) は1つ のトランスファゲートでドア重要電圧がオン電圧 . (TFTのVェ 以上の電圧) になつている時間で ある。動作としてはVaca~Vacaは1/(fr N) 参の質に信号ライン以本にトランスファゲート TPTを延由して任意の表示哲サVorをろドツト 分ごとに順次印知している。

上記四路構成だと、1) LCD(Liguid Crystal Display)パネルと使う個外部四路との破綻点数の 副議、2) 信号部外部日路のコストの任装等の利 点がある.

28.6 国は本発明を用いた場合の周辺国路内蔵ア クティブマトリクス被基ディスプレイのシステム 複成を示したものである。西中において1はガラ ス基板、2は本発明を用いて構成した表示部。3

特限平2-223313 (5)

は走空側距離四路、4 比付予側距離回路、5 比外 部制製品である。因中において表示部2,走査 側距離日路3,信号側距離四路4のトランジスタ 比多結晶シリコンTPTで形成されており、外部 四路5 比早結晶シリコンで形成されている。

上記数量デイスプレイのシステムを用いることにより、1) LCDパネルと外部四路との接続点数の大個階級、2) 外部回路のコスト低級等の利点がある。又、上記被量デイスプレイのシステムをワープロ、パソコン、カメラ、ワークステーション等の表示システムに組み込むことにより、

1) システムのコンパクト化、2) システムの低 コスト化等の利点がある。

(発明の効果)

本発明によれば表示部内の企业電極と信号電極との重なりによりまずるクロス抵抗が充分高くなくても、彼品地子間には充分な実効電圧が印象されるので、1)中間関表示を含む正常な調象表示が得られる。2)大調機被品ディスプレイが容易に形成できる。3)実施組織品ディスプレイが容易に形成できる。3)実施組織品ディスプレイが容

あに形成できる。4)被品ディスプレイの低コスト化が計れる等の効果がある。


4、福岡の館単な説明

第1間、第3間、第4回は本発照の一実施例の 表示部1ドント内の日路構成団、第2回は多重マ トリクススインチ方式を用いた場合の従来の表示 部内1ドント内の日路構成と信号機関動日路との 構成団、第5-1回、第5-2回、第5-3回は 本発明をN×以本の白葉表示VDTに適用した場合の構成団、第6回は本発明を用いた場合の周辺 四路内蔵アクティブマトリクス被暴ディスプレイ のシステム構成団である。


1 …ガラス基督、2 …本美明を用いて構成した表示部、3 …走宝備監督日路、4 …信号側駅郡日路、5 …升部制御日路。

代理人 杂理士 小川勝男()


第1図




第2図




特隔平2-223313 (6)







四回の許古(竹谷に変更なし)



特爾平2-223913 (7)





五 升 #(Pas) 東京都下代田区北の内一丁目 5 番 1 号 競者に最初に続付した時間の第5億かよび第9 間の浄者・発表のとかり(内容に変更なしたは方